# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-125148

(43) Date of publication of application: 17.05.1996

(51)Int.CI.

H01L 27/115 H01L 21/8247 H01L 29/788 H01L 29/792

(21)Application number: 07-169872

(71)Applicant: TOSHIBA CORP

(22) Date of filing:

05.07.1995

(72)Inventor: ARITOME SEIICHI

(30)Priority

Priority number: 06207344

Priority date: 31.08.1994


Priority country: JP

# (54) SEMICONDUCTOR MEMORY

### (57)Abstract:

PURPOSE: To prevent misalignment between a floating gate and an element region by employing at least a part of the side face of an isolation trench filled with a conductive film as a part of the channel part of a transistor.

CONSTITUTION: An n type silicon substrate 10 is provided with an isolation trench 11 which is then filled with an insulation film 12. A first gate insulation film (tunnel oxide) 13 is formed on the surface of the substrate 10 and a first gate electrode (floating gate) 30 is formed thereon of a first layer conductive film. Furthermore, a second gate electrode (control gate) 29 is formed of a second conductive film while filling the trench 11 through a second gate insulation film. Consequently, a transfer transistor having the floating gate 30 formed on the surface of the substrate through the tunnel oxide film 13 and the control gate 29 covering the side face of the trench 11, as a gate electrode. can be obtained. This structure prevents misalignment between the floating gate 30 and the element region.



# LEGAL STATUS

[Date of request for examination]

28.02.2000

Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] [Date of registration] [Number of appeal against examiner's decision of rejection] [Date of requesting appeal against examiner's decision of rejection] [Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

# (19)日本国特許庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平8-125148

(43)公開日 平成8年(1996)5月17日

(51) Int.Cl.<sup>6</sup>

識別記号

庁内整理番号

 $\mathbf{F}$  I

技術表示箇所

HO1L 27/115 21/8247 29/788

H01L 27/10

434

29/ 78

371

審査請求 未請求 請求項の数8 OL (全 18 頁) 最終頁に続く

(21)出願番号

特願平7-169872

(22)出顧日

平成7年(1995)7月5日

(31) 優先権主張番号 特願平6-207344

(32)優先日

平6 (1994) 8月31日

(33)優先権主張国

日本 (JP)

(71)出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72)発明者 有留 誠一

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝研究開発センター内


(74)代理人 弁理士 鈴江 武彦

# (54) 【発明の名称】 半導体記憶装置

# (57) 【要約】

【課題】 合わせずれによるメモリセル特性のバラツキ をなくし、高集積化、高信頼化をはかり得る半導体記憶 装置を提供すること。

【解決手段】 半導体基板上に複数のメモリセルが配列 形成され、各メモリセル間の少なくとも一部の半導体基 板に素子分離用溝が形成され、この素子分離用溝の一部 が素子分離用絶縁膜で埋め込まれ、かつ素子分離用溝の 残部が導電性膜で埋め込まれた半導体記憶装置におい て、前記導電性膜で埋め込まれた前記素子分離用溝の側 面の少なくとも一部をメモリセルトランジスタのチャネ ル部の一部とすること。



#### 【特許請求の範囲】

【請求項1】半導体基板上に複数のメモリセルが配列形成され、各メモリセル間の少なくとも一部の半導体基板に素子分離用溝が形成され、この素子分離用溝の一部が素子分離用絶縁膜で埋め込まれ、かつ素子分離用溝の残部が導電性膜で埋め込まれた半導体記憶装置において、前記導電性膜で埋め込まれた前記素子分離用溝の側面の少なくとも一部をトランジスタのチャネル部の一部とし、そのしきい値を選択された前記トランジスタのゲート電極に印加する読出し電圧よりも高く設定することを10特徴とする半導体記憶装置。

【請求項2】前記素子分離用溝の側面の少なくとも一部をチャネル部とするトランジスタが、他の部分をチャネル部とするトランジスタとソース及びドレイン拡散層を共有していることを特徴とする請求項1記載の半導体記憶装置。

【請求項3】半導体基板上に第1の絶縁膜を介して第1の導電層が、この第1の導電層上に第2の絶縁膜を介して第2の導電層がそれぞれ形成されてなるメモリセルを複数個接続しマトリックス状に配設してメモリアレイを20構成してなり、前記メモリセルの分離領域の少なくとも一部の半導体基板に素子分離用溝が形成され、この素子分離用溝の一部が素子分離用絶縁膜で埋め込まれ、かつ素子分離用溝の残部が前記第2の導電性膜で埋め込まれた不揮発性半導体記憶装置において、

前記第1の導電層は、基板表面の第1のチャネル領域をチャネル幅方向に少なくとも部分的に覆い、前記第1の 導電層を電荷蓄積層、第2の導電層を制御ゲートとするメモリセルを構成し、前記第2の導電性膜で埋め込まれた前記素子分離用溝の側面の少なくとも一部を第2のチ30ャネル領域の一部とし、前記第2の導電性膜をゲートとするトランジスタを構成し、前記第2の導電膜をゲートとするトランジスタのしきい値電圧を、読出し時に選択された前記制御ゲートに印加する電圧よりも高くすることを特徴とする不揮発性半導体記憶装置。

【請求項4】前記素子分離用溝の側面の少なくとも一部をチャネル部とするトランジスタが、前記メモリセルとソース及びドレイン拡散層を共有していることを特徴とする請求項3記載の半導体記憶装置。

【請求項5】半導体基板上に第1の絶縁膜を介して第1.40の導電層が、この第1の導電層上に第2の絶縁膜を介して第2の導電層がそれぞれ形成されてなるメモリセルを複数個接続しマトリックス状に配設してメモリアレイを構成してなり、前記メモリセルの分離領域の少なくとも一部の半導体基板に素子分離用溝が形成され、この素子分離用溝の一部が素子分離用為線膜で埋め込まれ、かつ素子分離用溝の残部が前記第2の導電性膜で埋め込まれた不揮発性半導体記憶装置において、

前記第1の導電層は、基板表面の第1のチャネル領域を チャネル幅方向に少なくとも部分的に覆い、前記第1の 50 2

導電層を電荷蓄積層、第2の導電層を制御ゲートとするメモリセルを構成し、前記第2の導電性膜で埋め込まれた前記素子分離用溝の側面の少なくとも一部を第2のチャネル領域の一部とし、前記第2の導電性膜をゲートとするトランジスタを構成し、2準位以上のn個の準位を構成するメモリセルにおいて前記第2の導電膜をゲートとするトランジスタのしきい値電圧を、しきい値の低い方からn-1番目とn番目の準位を判定する読出し時に選択された前記制御ゲートに印加する電圧よりも高くすることを特徴とする不揮発性半導体記憶装置。

【請求項6】前記素子分離用溝の側面の少なくとも一部をチャネル部とするトランジスタが、前記メモリセルとソース及びドレイン拡散層を共有していることを特徴とする請求項5記載の半導体記憶装置。

【請求項7】半導体基板上に第1の絶縁膜を介して第1の導電層が、この第1の導電層上に第2の絶縁膜を介して第2の導電層がそれぞれ形成されてなるメモリセルを複数個ずつ直列に接続してNANDセルを構成し、このNANDセルをマトリックス状に配設してメモリアレイを構成してなり、前記メモリセルの分離領域の少なくとも一部の半導体基板に素子分離用溝が形成され、この素子分離用溝の一部が素子分離用絶縁膜で埋め込まれ、かつ素子分離用溝の残部が前記第2の導電性膜で埋め込まれた不揮発性半導体記憶装置において、

前記第1の導電層は、基板表面の第1のチャネル領域をチャネル幅方向に少なくとも部分的に覆い、前記第1の 導電層を電荷蓄積層、第2の導電層を制御ゲートとする メモリセルを構成し、前記第2の導電性膜で埋め込まれた前記素子分離用溝の側面の少なくとも一部を第2のチャネル領域の一部とし、前記第2の導電性膜をゲートとするトランジスタを構成し、前記第2の導電膜をゲートとするトランジスタのしきい値電圧を、読出し時に選択されたNANDセルの選択されたNANDセルの選択されない制御ゲートに印加する電圧よりも低くすることを 特徴とする不揮発性半導体記憶装置。

【請求項8】半導体基板上に第1の絶縁膜を介して第1の導電層が、この第1の導電層上に第2の絶縁膜を介して第2の導電層がそれぞれ形成されてなるメモリセルを複数個ずつ直列に接続してNANDセルを構成し、このNANDセルをマトリックス状に配設してメモリアレイを構成してなり、前記メモリセルの分離領域の少なくとも一部の半導体基板に素子分離用溝が形成され、この素子分離用溝の一部が素子分離用絶縁膜で埋め込まれ、かつ素子分離用溝の残部が前記第2の導電性膜で埋め込まれた不揮発性半導体記憶装置において、

前記第1の導電層は、基板表面の第1のチャネル領域を チャネル幅方向に少なくとも部分的に覆い、前記第1の 導電層を電荷蓄積層、第2の導電層を制御ゲートとする メモリセルを構成し、前記第2の導電性膜で埋め込まれ

た前記素子分離用溝の側面の少なくとも一部を第2のチャネル領域の一部とし、前記第2の導電性膜をゲートとするトランジスタを構成し、前記電荷蓄積層に蓄える電荷を変えて2準位以上のn個の準位を構成するメモリセルにおいて、前記第2の導電膜をゲートとするトランジスタのしきい値電圧を、しきい値の低い方からn-1番目とn番目の準位を判定する読出し時に選択されたNANDセルの選択された前記制御ゲートに印加する電圧よりも高く、選択されたNANDセルの選択されない制御ゲートに印加する電圧よりも低くすることを特徴とする 10 不揮発性半導体記憶装置。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、MOS構造の半導体記憶装置に係わり、特に浮遊ゲート(電荷蓄積層)と制御ゲートを有する不揮発性半導体記憶装置に関する。

# [0002]

【従来の技術】不揮発性メモリの分野で、浮遊ゲートを有するMOSFET構造のメモリセルを用いた電気的書替え可能な不揮発性メモリ装置は、EEPROMとして 20 知られている。この種のEEPROMのメモリアレイは、互いに交差する行線と列線の各交点にメモリセルを配置して構成される。実際のパターン上では、二つのメモリセルのドレインを共通にし、ここに列線がコンタクトするようにしてコンタクト部のセル占有面積をできるだけ小さくしている。しかし、このようにしても、二つのメモリセルの共通ドレイン毎に列線とのコンタクト部を必要とし、このコンタクト部がセル占有面積の大きい部分を占めている。

【0003】これに対して最近、メモリセルを直列接続 30 してNANDセルを構成し、コンタクト部を大幅に減らすことを可能としたEEPROMが提案されている。このNANDセルでは、一括して浮遊ゲートから電子を放出する全面消去(一括消去)を行った後、選択されたメモリセルだけについて、浮遊ゲートに電子を注入させる書込みを行う。全面消去時には、制御ゲートを"L"レベルにして、ウエルは"H"レベルにする。選択書込みでは、ソース側のセルからドレイン側のセルへと順番に書込んで行く。その場合、選択されたセルの電位は、ドレインが"L"レベルから中間レベル、制御ゲートは 40 "H"レベルとなり、これにより浮遊ゲートに基板から電子が注入される。

【0004】選択されたセルよりもドレイン側にある非選択セルでは、ドレインに印加された電位を選択されたセルまで伝達するために、制御ゲートの電位をドレインに印加する電位と同程度にする必要がある。何故なら、ドレインに印加された電圧は、制御ゲートに印加された電圧からセルのしきい値電圧を差引いた電圧までしかソース側に伝達されないからである。

【0005】ところが、従来提案されているNANDセ 50 セルの特性に影響を与える。このため、高集積化、微細

4

ルでは、浮遊ゲートがチャネル領域を横切って配設されているため、セルのしきい値電圧は浮遊ゲートの電位によって一義的に決定される。従って、読出し時に、非選択セルの制御ゲートに印加する電圧(通常 Vcc)よりもセルのしきい値電圧が高くなった場合は、非選択セルはONせず、選択セルのデータは読出せない。

【0006】図14に、この場合のメモリセルのしきい値分布を示す。読出し時、非選択セルの制御ゲート(CG)に $Vcc=4.5\sim5.5$  Vを印加し、書込み側、消去側両方のメモリセルをONさせる。もし、書込み側のメモリセルしきい値がVccより高くなる(例えば6 V)と、選択セルはONせずに読出せない。

【0007】このようにメモリセルのしきい値電圧が浮遊ゲート電位で決定されると、書込みを行った時のしきい値電圧のバラツキの結果、あるメモリセルのしきい値電圧が高くなり、読出しを行う時の非選択セルの制御ゲート電圧ではメモリセルがONできなくなる可能性が生じる。

【0008】そこで従来、図11~13に平面図、等価 回路図及び断面図を示すようなNANDセルが提案され ている。即ち、素子分離領域2により分離された基板1 の領域には、ソース・ドレインを構成する拡散層7が形 成されていると共に、第1のゲート絶縁膜32を介して 浮遊ゲート4 (41~44)、第2のゲート絶縁膜31 及び第3のゲート絶縁膜33を介して制御ゲート6(6 1~64)が設けられ、層間絶縁膜8を介してビット線 9が配置されている。このNANDセルは、浮遊ゲート 4がチャネル部の一部にかかった構造を有しており、浮 遊ゲート4がチャネル領域を完全に横切っていない状 態、即ちチャネル領域をそのチャネル幅方向に関して部 分的に覆う状態とし、覆っていない部分に図11,12 に示すトランジスタ  $(T_1 \sim T_4)$  を形成し、メモリセ ルの正方向のしきい値電圧がこの浮遊ゲート4が覆って いないチャネル領域部分で決定されるようにしたことを 特徴としている。

【0009】しかしながら、このセルでは次のような問題がある。即ち、素子領域と浮遊ゲートの合わせずれが生じると素子特性が大きく変化するという問題がある。図11及び図13(a)に示すように、素子領域と浮遊ゲートの合わせずれにより浮遊ゲート4とゲート絶縁膜32とのオーバーラップxが変化してしまい、このxの変化により、浮遊ゲート部分のメモリセルの特性、特にカップリング比が変化し、それによって書込み電圧、読出し電流が大きく変化する。また、浮遊ゲートで覆っていない部分のTr(図11,12で $T_1$ ~ $T_4$ )の特性もバラつき、この合わせずれのため、全体としてメモリセルの特性が大きく変化してしまう。

【0010】また、高集積化に伴ってチャネル幅を小さくすると、この合わせずれはさらに大きくなり、メモリセルの特性に影響を与える。このため、高集積化、微細

化すると、この合わせずれの問題はさらに顕在化し、高 集積化、微細化の妨げになっていた。

#### [0011]

【発明が解決しようとする課題】このように、従来の浮遊ゲートがチャネル部の一部にかかるNAND型メモリセルでは、浮遊ゲートと素子領域の合わせずれにより、メモリセルの特性が大きく変化するという問題があった。さらに、微細化に伴いこの問題は大きくなり、微細化を妨げる大きな要因になっている。

【0012】本発明は、上記事情を考慮してなされたも 10 ので、その目的とするところは、合わせずれによるメモリセル特性のバラツキをなくし、高集積化、高信頼化をはかり得る半導体記憶装置を提供することにある。

#### [0013]

# 【課題を解決するための手段】

(概要)上記課題を解決するために、本発明は次のような構成を採用している。即ち、本発明(請求項1)は、半導体基板上に複数のメモリセルが配列形成され、各メモリセル間の少なくとも一部の半導体基板に素子分離用溝が形成され、この素子分離用溝の一部が素子分離用絶 20 縁膜で埋め込まれ、かつ素子分離用溝の残部が導電性膜で埋め込まれた半導体記憶装置において、前記導電性膜で埋め込まれた前記素子分離用溝の側面の少なくとも一部をトランジスタのチャネル部の一部とし、そのしきい値を選択された前記トランジスタのゲート電極に印加する読出し電圧よりも高く設定することを特徴とする。

【0014】また、本発明(請求項3)は、半導体基板 上に第1の絶縁膜を介して第1の導電層が、この第1の 導電層上に第2の絶縁膜を介して第2の導電層がそれぞ れ形成されてなるメモリセルを複数個接続しマトリック 30 ス状に配設してメモリアレイを構成してなり、前記メモ リセルの分離領域の少なくとも一部の半導体基板に素子 分離用溝が形成され、この素子分離用溝の一部が素子分 離用絶縁膜で埋め込まれ、かつ素子分離用溝の残部が前 記第2の導電性膜で埋め込まれた不揮発性半導体記憶装 置において、前記第1の導電層は、基板表面の第1のチ ャネル領域をチャネル幅方向に少なくとも部分的に覆 い、前記第1の導電層を電荷蓄積層、第2の導電層を制 御ゲートとするメモリセルを構成し、前記第2の導電性 膜で埋め込まれた前記素子分離用溝の側面の少なくとも 40 一部を第2のチャネル領域の一部とし、前記第2の導電 性膜をゲートとするトランジスタを構成し、前記第2の 導電膜をゲートとするトランジスタのしきい値電圧を、 読出し時に選択された前記制御ゲートに印加する電圧よ りも高くすることを特徴とする。

【 $0\ 0\ 1\ 5$ 】また、本発明(請求項 5)は、(請求項 -卜絶縁膜  $1\ 3$ 上には、第1 層導電膜からなる第 $1\ 0$ のが -卜電極(浮遊ゲート)  $3\ 0\ (3\ 0_1 \sim 3\ 0_8$ )が形成構成するメモリセルにおいて前記第 $2\ 0$ の導電膜をゲート されている。また、更に、第 $2\ 0$ 0が一ト絶縁膜を介しとするトランジスタのしきい値電圧を、しきい値の低い -1番目と-1番目と-1番目の準位を判定する読出し時に -50 第-2のゲート電極(制御ゲート) -29が設けられ、その

6

選択された前記制御ゲートに印加する電圧よりも高くすることを特徴とする。

【0016】また、本発明(請求項7)は、(請求項3)で複数のメモリセルを直列接続してNANDセルを構成し、前記第2の導電膜をゲートとするトランジスタのしきい値電圧を、読出し時に選択されたNANDセルの選択された前記制御ゲートに印加する電圧よりも高く、選択されたNANDセルの選択されない制御ゲートに印加する電圧よりも低くすることを特徴とする。

【0017】また、本発明(請求項8)は、(請求項3)で複数のメモリセルを直列接続してNANDセルを構成し、前記電荷蓄積層に蓄える電荷を変えて2準位以上のn個の準位を構成するメモリセルにおいて、前記第2の導電膜をゲートとするトランジスタのしきい値電圧を、しきい値の低い方からn-1番目とn番目の準位を判定する読出し時に選択されたNANDセルの選択された前記制御ゲートに印加する電圧よりも高く、選択されたNANDセルの選択されない制御ゲートに印加する電圧よりも低くすることを特徴とする。

(作用)本発明の半導体記憶装置によれば、半導体基板に形成された素子分離溝の側面をトランジスタのチャネルとして用い、基板表面を浮遊ゲートを介してメモリセルとして構成しているために、基板表面の浮遊ゲートで覆われない部分をチャネルとする従来のメモリセルのように、合わせずれによる特性のバラツキを生じることがなく、均一な特性を有するメモリセルを得ることができる。

【0018】また、溝の側面をチャネルとして用いているため、メモリセルの面積を増加させることなく、微細なメモリを形成することができ、低コスト化を図ることが可能である。

#### [0019]

【発明の実施の形態】以下、図面を参照して、本発明の一実施形態に係わる不揮発性半導体記憶装置(NAND型EEPROM)について説明する。図1は、2つのNANDセル部分を示す平面図、図2は図1の矢視A-A′断面図(メモリセル部分)、図3は図1の矢視B-B′断面図である。なお、図1において、M( $M_1 \sim M_2$ )はメモリセル、S( $S_1$ ,  $S_2$ )は選択トランジスタをそれぞれ示している。

【0020】図1~3において、n型シリコン基板10には素子分離用溝(トレンチ)11が設けられ、この素子分離用溝(トレンチ)11には、絶縁膜12が埋め込まれている。 $n型シリコン基板10の表面には第1のゲート絶縁膜(トンネル酸化膜)13が形成され、このゲート絶縁膜13上には、第1層導電膜からなる第1のゲート電極(浮遊ゲート)30(30<math>_1$ ~30 $_8$ )が形成されている。また、更に、第2のゲート絶縁膜を介して、トレンチ内を埋め込むように第2層導電膜からなる第2のゲート電極(料御ゲート)20が設けられるの

上には層間絶縁膜24が形成されている。なお、参照数 字17は素子分離領域、18は素子領域、23はソース ・ドレイン拡散層をそれぞれ示している。

【0021】以上のように、本実施形態では、基板表面 にトンネル酸化膜13を介して浮遊ゲート30、及び制 御ゲート29が形成され、素子分離に用いている溝の側 面を覆う制御ゲート29をゲート電極として含むトラン スファートランジスタとしている。このような構造によ り、合わせずれによるメモリセルの特性変化は抑制され るようになっている。また、本実施形態に係わるメモリ 10 セルにおいては、浮遊ゲートの側壁部も浮遊ゲートと制 御ゲート間の容量として利用するために、カップリング\*

\*比を大きくでき、かつゲート幅との兼ね合いによりカッ プリング比を制御することが出来るという特徴を有す る。

【0022】図4に、図1~3に示すNANDセルの等 価回路の一例を示す。図4は、4つのセルを直列につな いだものである。T1~T4 はトレンチ分離の側面をチ ャネルとするトランスファートランジスタ、M<sub>1</sub> ~M<sub>4</sub> は基板上に形成したフローティングゲートを有するメモ リセル部である。図1~3に示すNANDセルの各部の 動作電圧は、下記の(表1)の通りである。

[0023]

【表 1 】

	一括消去	選択書込み	選択読出し
BL1	フローティング	0	5 V
B L 2	フローティング	$1/2 \mathrm{Vpp} = \mathrm{Vm}$	5 V
S G 1	· Vpp	Vm	5 V
S G 2	Vpp	0 V	5 V
CG1	0	Vm	5 V
CG2	0	Vpp	0 V
CG3	0	Va	5 V
CG4	0	Vm	5 V
Vss	フローティング	0 V	0 V
Vp-well	Vpp	ov ov	
Vn-sub	Vpp	0 V	0 V

【0024】本実施形態のメモリセルのしきい値分布に ついて、図15に示す。メモリセルのしきい値(浮遊ゲ - ト部のしきい値)は、非選択ゲートに印加するVcc以 上になってもメモリセルの $Tr(T_1 \sim T_4)$  部がON 状態になるため (T<sub>1</sub>~T<sub>4</sub>のしきい値は0~4V程 度)、しきい値を0.5~3.5Vの範囲に入れる必要 はない。図15では、書込み後は約1~7Vの範囲に入 The second second second second second

【0025】 T1~T4 部のしきい値は、以下のような 範囲に設定される。しきい値の下限は、読出す時の選択 された制御ゲートに印加される電圧で決まる。この場合 は0 Vである。しきい値の上限は、読出す時の非選択の 制御ゲートに印加される電圧で決まる。この場合は4. 5~5. 5 V である。即ち、しきい値を 0~4. 5 V の 範囲に設定しなければならない。

【0026】次に、本実施形態のメモリセルの製造工程 について、図5を参照して説明する。なお、これらの図

5 (a) に示すように、例えばn型シリコン基板 (図示 せず) に、例えば表面硼素濃度1×1016cm-3のpウ エル40を形成し、ゲートが形成される領域にしきい値 を調節するために適当なチャネルインプラを行う。続い て、pウエル40の表面に、例えば10nmの厚さの熱 酸化膜(ゲート絶縁膜)13を形成し、ゲート電極とし て第1層多結晶シリコン膜30を例えば400nmの厚 ...40 さに堆積する。次いで、多結晶シリコン膜30上に酸化 ..... 膜(図示せず)を例えば18nmの厚さに形成した後、 その上にトレンチRIE時のマスクとなる酸化膜19を CVD法により例えば350nmの厚さに堆積する。 【0027】次いで、図5(b)に示すように、フォト リソグラフィ工程により素子分離領域形成のためのレジ ストのパターニングを行った後、このレジストパターン (図示せず)をマスクとして用いてCVD酸化膜19、 多結晶シリコン膜30、ゲート酸化膜13を異方性エッ チングにより選択エッチングし、更にpウエル40表面 は、図1の矢視A-A'断面に相当している。まず、図50を異方性エッチングにより選択エッチングして、素子分

離用溝(トレンチ)11を形成する。このときのエッチングは、レジストパターンをマスクとして用いてCVD酸化膜19からシリコン基板10までをエッチングし、最後にレジストパターンを剥離してもよいし、レジストパターンをマスクとして用いてCVD酸化膜19をエッチングした後にレジストパターンを剥離し、CVD酸化膜19をマスクとして用いて多結晶シリコン膜30、ゲート酸化膜13、シリコン基板10をエッチングしてもよい。

【0028】次いで、トレンチ形成時に発生したダメー 10 ジを除去するために、例えば窒素雰囲気或いは不活性ガ ス雰囲気中で熱処理を行い、またゲート酸化膜13のエ ッジを保護する意味も含めて、例えば塩化水素或いは水 蒸気を含む酸化雰囲気中でトレンチ側壁部を熱酸化す る。ここで、フィールド反転を防止するためにトレンチ の側壁或いはトレンチの底に不純物を注入してもよい。 【0029】その後、図5(c)に示すように、トレン チを埋め込むように、例えばTEOSガスを用いたCV D法により、SiO2 膜12を例えば1000nmの厚 さに堆積する。次いで、多結晶シリコン膜30が露出 し、トレンチの側壁のSi基板の一部が露出するまで、 酸化膜12をRIEによりエッチバックする。このと き、多結晶シリコン膜30がエッチバックのストッパと して働く。このエッチバックには、レジストを用いたエ ッチバックの技術を用いてもよいし、またポリッシング を用いてもよい。

【0030】次に、多結晶シリコン膜30に例えば燐のドーピングを行い、多結晶シリコン膜30の燐濃度を $1 \times 10^{20}$  c m-3とする。この多結晶シリコンのドーピングは多結晶シリコン膜30を堆積した直後に行ってもよい。次いで、例えばB(ボロン)を30keV、 $1 \times 10^{13}$  c m-2斜め60度からイオン注入し、トレンチ側壁部のしきい値を例えば2Vになるようにする。さらに、多結晶シリコン膜30上及びトレンチ側壁部にシリコン酸化膜或いはONO等の酸化膜31を、例えば20nmの厚さに形成する。このとき、例えば850~900℃のドライO2中で熱酸化すると、多結晶シリコン上には約10~20nm厚形成されるが、トレンチ側壁部では約10~20nm厚形成されるが、トレンチ側壁部では約40nm厚の酸化膜が成長する。この膜は、浮遊ゲート上では制御ゲートとの間の容量膜として働き、トレンチ側壁部では、トランスファートランジスタのゲート絶縁膜になる。

【0031】次いで、図6(a)に示すように、セル部には制御ゲートとなる第2層多結晶シリコン膜29を、周辺部にはゲート電極となる第2層多結晶シリコン膜を、例えば200nmの厚さに堆積する。

【0032】次いで、図6(b)に示すように、ワード 線方向のライン状レジストパターンをマスクとして用い て、第2層多結晶シリコン膜29(20)、酸化膜3

1、第1層多結晶シリコン膜30 (15) をRIEによ 50

10

り選択エッチングし、ワード線方向にメモリセル及び選択トランジスタを分離する。そして、ソース・ドレイン拡散層を形成し、全面をCVD酸化膜で覆い、コンタクト孔を開けてAI膜によりビット線28を配設することによりメモリセルが完成する。

【0033】次に、他の実施形態に係わるメモリセルについて、図7を説明する。図7(a)に示す例では、トレンチ素子分離(溝)に埋め込まれた $SiO_2$  膜を、トレンチ1つおきに深くエッチングし、溝の側壁Tr(トランスファートランジスタ)のチャネル部を形成する。このように制御ゲート30の片側のみ $SiO_2$  膜を深くエッチングすることで、両側を深くエッチングする場合に比べ、トランスファートランジスタのチャネル幅は制御性がさらに向上する。

【0034】図7(b)に示す例では、トレンチ素子分離(溝)に埋め込まれた $SiO_2$  膜の幅方向の約半分を深くエッチングしている。図のように、 $SiO_2$  膜の幅方向の約半分をトレンチの底までエッチングすることで、チャネル幅はさらに制御性が向上する。

【0035】次に、本発明の更に他の実施形態について説明する。以上の実施形態に係わるメモリセルでは、浮遊ゲートと制御ゲートとの間の絶縁膜と、トランスファートランジスタのゲート絶縁膜とを同時に形成していたが、この実施形態では、それらを別々に形成している。【0036】図8(a)(b)までの工程は、図5

(a) (b) と同じ工程であるので、説明を省略する。 本実施形態では、トレンチを埋めこんだ $CVDSiO_2$ 膜の12のエッチバック工程が異なる。即ち、図8

(c) に示すように、エッチバックRIEを多結晶シリコン膜30の側壁で止めるようにRIEを調節する。

【0037】次いで、図9(a)に示すように、浮遊ゲートと制御ゲートとの間の絶縁膜となる膜、例えば20nmの厚さのONO膜71を形成し、例えば多結晶シリコン膜72を50nmの厚さに堆積し、次いで耐酸化性膜である、例えばSiN膜73を30nmの厚さに堆積形成する。このときSiN膜73は、浮遊ゲート30上は厚く、トレンチ上は薄く堆積する。

【0039】その後、図10(a)に示すように、例えば熱酸化により、トランスファートランジスタのゲート酸化膜74を例えば50nmの厚さに形成する。さらに、浮遊ゲート30の側壁部のSiN膜73を、例えばホットリン酸で選択的に除去する。

【0040】次いで、図10(b)に示すように、例え

ば多結晶シリコン膜75を300nmの厚さに堆積し、 ドーピングを行う。このとき、先に形成した多結晶シリ コン膜72と多結晶シリコン膜75とは電気的に接触 し、制御ゲートとなる。以下は、前の実施形態と同様の 工程により、メモリセル構造が得られる。

【0041】この実施形態では、浮遊ゲートと制御ゲー トとの間の絶縁膜とトランスファーゲート絶縁膜とが別 々に形成できるため、それぞれのトランジスタの設計が 容易になるという利点がある。

【0042】次に、図16及び図17を参照して本発明 10 の他の実施形態を示す。この実施形態では、1セルに4 つのメモリーレベルを作る、いわゆる多値論理セルを示\*

12

\*している。図16に従来の4値のメモリセルのしきい値 を示す。従来のメモリセルのVulは、例えば"O"レベ ルはV<sub>th</sub><-1V、"1"レベルは0.5V<V<sub>th</sub>< 1. 5 V、"2"レベルは2. 5 V < V<sub>th</sub> < 3. 5 V、 "3"レベルは4. 5 V < Vth < 5. 5 V である。これ は、図14で示したのと同様に、非選択セル(CG)に 印加する電圧(この場合は6.5~7.5V)でメモリ セルがONしなければならないためである。読出し時の 電圧関係を下記の(表2)に示す。

[0043] 【表2】

		'0" と '1"	'1" Ł '2"	'2" と '3"	
	BL1	5 V			
	BL2	5 V			
Д	SG1	5 V	同左	同左	
z	S G 2	5 V			
¥	CG1	6. 5~7. 5 · V			
z	CG2	0 V	2. 5 V	5 V	
	C G 3	6.5~7.5 V			
芪	CG4	6.5~7.5 V	7		
喇	V ss	0 V	同左	同左	
	Vp-well	0 V			
	Vn-well	0 V			
	S G1	0 V			
0	S G2´	0 V			
K Z	C G1	0 V	同左	同左	
型 4	C G2	0 V			
* 2	C G3 <sup>-</sup>	0 V .			
٠	CG4F	· ···· 0 V	. s.		

【0044】図17に、本実施形態のセルを多値論理に 適用した場合のメモリセルのしきい値を示している。メ モリセルのしきい値が非選択ワードライン電圧6.5~ 7. 5 V より高くなっても、トランスファーTr (T<sub>1</sub> ~T4) がONとなるため、レベル"3"のしきい値幅 を狭く制御する必要はなく、この例では5.5~9 V程 度にとれる。このため、レベル"1"、"2"のしきい 値幅を広くとることが可能となる。この例では、レベル

~4. 5 Vと従来例に比べ0. 5 V広くとることが可能 となる。

【0045】また、トランスファーTrのしきい値は、 この実施形態では5 V以上、6.5 V以下である。なぜ なら、もし5V以下であれば、浮遊ゲートのしきい値が "3"にあってもトランスファーゲートがONしてしま い、"2"以下のレベルとされる。また、もし6.5V 以上であれば、非選択時にONせず、選択セルが読出せ "1"が0.5 $V \sim 1$ .5V、"2" レベルは3.0V50 ない。即ち、トランスファーTrのしきい値は"2"と

"3"を判定する読出し時選択されたNANDセルの選 択された制御ゲートに印加する電圧よりも高く、選択さ れたNANDセルの選択されていない制御ゲートに印加 する電圧よりも低くする必要がある。

【0046】本実施形態では、4値の多値論理セルを示 したが、3値、8値、16値の多値論理セルに対して も、本発明を適用することが可能である。例えば、n値 の多値論理セルを考える。この場合のトランスファーT rのしきい値はしきい値の低い側からn-1番目とn番 目を判定する読出し時、選択されたNANDセルの選択 10 された制御ゲートに印加する電圧より高く、選択された NANDセルの非選択の制御ゲートに印加する電圧より 低い値に設定しなければならない。

【0047】次に、NOR型のセルの場合について示 す。図18 (a) は上記セルを示す平面図、図18

(b) はその等価回路図、図19 (a) は図18 (a) のX-X′方向断面図、図19(b)は図18(a)の Z-Z′方向の断面図である。図20に4値の場合のし きい値分布を示す。

【0048】この場合、トランスファーTrのしきい値 20 は、"2"と"3"の準位を判定する制御ゲート電圧以 上、即ち6 V以上でなければならない。6 V以上である とトランスファーTrがONしてしまい正常な読出しが できない。n値の場合についていえば、しきい値の低い 方からn-1番目とn番目を判定する読出し動作のとき 選択された制御ゲートに印加する電圧より高いしきい値 のトランスファーTェにしなければならない。

【0049】また、図21(a)に素子構造断面図を、

(b) に等価回路図を示すように、フローティングゲー ト部のトランジスタに直列なトランジスタを、基板に形 30 成した溝内にゲート電極(制御ゲート)を埋め込んで形 成することも可能である。溝部に形成されたトランジス タはメモリセル (フローティングゲートを有する) トラ ンジスタと直列接続している。このセルは前記図18に 示したNOR型セルに適用可能である。この場合には、 微細化の妨げになっていたソース・ドレイン間のパンチ スルー耐性が向上し、より一層の微細化が可能になる。 【0050】なお、図21には溝部全体に制御ゲートの

ポリSiが埋められた構造を示したが、溝内の一部でも 構わない。また、フローティングゲートのポリSiが一 40 部溝内に形成されていても構わない。また、図22にこ のセルをNAND型に適用した場合の等価回路図を示 す。

【0051】図23~25には、フローティングゲート トランジスタと、トランスファートランジスタが直列に 接続されたセルをソース・ドレインを共通化した、いわ ゆるグランドアレイセルに適用した場合の実施形態を示 す。図23に平面図、図24に等価回路図、図25に図 23のA-A′断面図を示す。図23中斜線部はフロー ティングゲートである。図25中80は溝部に埋め込ま 50 離により隣りのn+層と分離する。これらの動作は前記

14

れた制御ゲートをゲート電極とするTrのゲート酸化膜 である。本実施形態の動作を説明する。動作電圧は下記 の(表3)に示す通りである。

[0052]

【表3】

	読出し	消去	書込み
BL1	3 V	0 V	5 V (or0V)
B L 2	0 V	0 V	0 V (or59)
SG1	0 V	3 V (15V)	0 V
S G 2	3 V	3 V (15V)	5 V
WL1	0 V	15 V	0 V
WL2	3 V	15V	-10 V
1	:	:	:
W L 32	0 V	15 V	0 V
S G 3	0 V	3 V (15V)	0 V
S G 4	3 V	3 V (15V)	0 V
source	0 V	0 V	0 V
p-well	0 V	0 V	0 V

【0053】図24中の○印のセルを選択した場合であ る。読出しはBL1からセルを介してソースに電流を流 し検知する。消去はフローティングゲートに電子を注入 して行われる。書込みはBL及びWL2に電圧を印加 し、フローティングゲートからドレイン(図25中のn + ) に電子を抜く。書込み時BLに5V或いは0Vを印 加し、電子を抜きさるところ、電子を抜かずに消去状態 のままを保つ。

【0054】図26~29に更に他の実施形態を示す。 これらのセルは図23~26で示した実施形態のセル部 を置き換えることで実施できる。図26は溝底部のみに フローティングゲートを形成し、側壁部をトランジスタ としたもの、図2.7は片側のn+層をフローティングゲ ート部まで延ばしたもの、図28はフローティングゲー トを基板表面に形成したもの、図29 (a) (b) はフ ローティングゲートを基板表面に形成し、溝の底部にn + 層を形成したものである。

【0055】また、図30(a)(b)はグランドアレ イのn+ 部分を隣りのセルと分離した場合の等価回路図 である。これらは図31 (a) (b) 及び図32 (a) (b) に示した断面構造で実施できる。即ち、溝の側面 部にn+ 部を形成し、ソース或いはドレインとし、溝分

(表3) に示したものと同様である。

【0056】図33には更に他の実施形態を示す。図34には図33に示したセルをアレイ状に配置した図を示す。消去ゲート(EG)はCGと平行に配設している。下記の(表4)に動作電圧を示す。

[0057]

#### 【表4】

	CG	E G	D	S
Program	1 2 V	0 V	7 V	0 V
Erase	0 V	12V to 22V	0 V	0 V
Read	5 V	0 V	1. 5V	0 V

【0058】program はホットエレクトロン注入でフローティングゲートに電荷を注入し、Erase はフローティングゲートからEGにエレクトロンを抜く。このセルの場合にも、前記図23~29に示したよう溝の側面ゲート電極を配設することが可能である。そうすることで、フローティングゲート部もコントロールゲート部も実効20的なゲート長を長くとることができ、微細化したときにもソース・ドレイン間パンチスルー等の問題が回避できる。

【0059】なお、本発明は上述した各実施形態に限定されるものではない。以上の実施形態では、NANDセル型EEPROMを例にとり説明したが、本発明はこれに限らず、各種のEEPOROM及びEPROMに適用することができる。具体的には、制御ゲート型EEPROMに限らず、MNOS型のメモリセルを用いたNANDセル型EEPROMに適用することもである。また、EEPROMではなく、チャネルイオン注入等により情報を固定的に書き込んだMOSトランジスタをメモリセルとする所謂マスクROMにおいても、NANDセル構成とする場合には適用することが可能である。

【0060】更に、拡散層ビット線を有するグランドアレー型、FACE型、AND型セルに適用することが可能である。更にまた、サブビット線を有するDINOR型にも適用可能である。その他、本発明は、以上挙げた以外の種々のメモリに広範に適用することができ、本発明の要旨を逸脱しない範囲で、種々変形して実施するこ。40とができる。

# [0061]

【発明の効果】以上説明したように、本発明の半導体記憶装置では、トレンチ素子分離側面をトランスファートランジスタとして用いているため、合わせずれによる素子特性のバラツキ、不均一性を生じることなく、安定した特性のメモリセルを形成することが出来る。また、そのその結果、占有面積の増加もおこらず、高密度で低コストのメモリの実現が可能である。

【図面の簡単な説明】

16

【図1】本発明の一実施形態に係わるメモリセルを示す 平面図。

【図2】図1の矢視A-A′断面図。

【図3】図1の矢視B-B ´断面図。

【図4】本発明の一実施形態に係わるメモリセルの等価 回路図。

【図5】本発明の一実施形態に係わるメモリセルの製造 工程を示す断面図。

【図6】本発明の一実施形態に係わるメモリセルの製造 10 工程を示す断面図。

【図7】本発明の他の実施形態に係わるメモリセルを示す断面図。

【図8】本発明の更に他の実施形態に係わるメモリセルの製造工程を示す断面図。

【図9】本発明の更に他の実施形態に係わるメモリセルの製造工程を示す断面図。

【図10】本発明の更に他の実施形態に係わるメモリセルの製造工程を示す断面図。

【図11】従来のメモリセルの平面図。

【図12】従来のメモリセルの等価回路図。

【図13】図10の矢視A-A′、B-B′断面図。

【図14】従来のメモリセルのしきい値分布を示す図。

【図15】本発明の一実施形態に係わるメモリセルのしきい値分布を示す図。

【図16】従来のメモリセルを多値論理に適用した場合のしきい値分布を示す図。

【図17】本発明の一実施形態に係わるメモリセルを多 値論理に適用した場合のしきい値分布を示す図。

【図18】本発明をNOR型セルに適用した場合の平面図と等価回路図。

【図19】図18 (a) のX-X'方向及びZ-Z'方向の断面図。

【図20】NOR型セルにおける4値の場合のしきい値分布を示す図。

【図21】フローティングゲート部のトランジスタに直 列なトランジスタを、溝内に制御ゲートを埋め込んで形 成した例を示す素子構造断面図と等価回路図。

【図22】図21の構成をNAND型に適用した場合の 等価回路図。

【図23】本発明をグランドアレイセルに適用した場合。 の実施形態を示す平面図。

【図24】本発明をグランドアレイセルに適用した場合の実施形態を示す等価回路図。

【図25】図23のA-A′断面図。

【図26】本発明の更に別の実施形態を示す素子構造断 面図と等価回路図。

【図27】本発明の更に別の実施形態を示す素子構造断 面図。

【図28】本発明の更に別の実施形態を示す素子構造断面図。

【図29】本発明の更に別の実施形態を示す素子構造断面図。

【図30】グランドアレイのn+部分を隣りのセルと分離した場合の等価回路図。

【図31】図30の回路を実現するための素子構造断面 図

【図32】図30の回路を実現するための素子構造断面図。

【図33】本発明の更に他の実施形態を示す等価回路 図

【図34】図33に示したセルをアレイ状に配置した図。

# 【符号の説明】

- 1, 40…p型ウエル、
- 2, 17…素子分離領域
- 3…ゲート絶縁膜

\*31 …ゲート絶縁膜

- 32 …トンネル絶縁膜
- 33 …側壁絶縁膜
- 4,30…第1層導電膜からなる浮遊ゲート


18

- 6,29…第2導電膜からなる制御ゲート
- 7,23…ソース・ドレイン拡散層
- 8,24…層間絶縁膜
- 9…ビット線
- 11…素子分離用溝(トレンチ)
- 10 12…埋め込み絶縁膜
  - 13…ゲート絶縁膜
  - 20…第2層導電膜からなるゲート電極
  - 72…ポリシリコン膜
  - 73…SiN膜
  - 74…トランスファーゲート絶縁膜
- \* 75…多結晶膜


【図1】

【図2】


【図4】





【図3】




【図5】










【図6】







【図25】









【図17】





[図19]






【図18】







【図20】




【図21】







【図24】





【図22】




【図27】













【図34】












【図30】







フロントページの続き

(51) Int. Cl. 6 H O 1 L 29/792 識別記号 庁内整理番号

FΙ

技術表示箇所